modelism2020版(語言仿真軟件)

Mentor公司的modelism是業(yè)內最優(yōu)秀的HDL語言仿真軟件，能夠為用戶提供友好的仿真環(huán)境，小編帶來的modelism是目前使用較多的版本，不管是工作還是學習都相當?shù)牟诲e，比較適合學習和個人用戶使用。modelism也是業(yè)界唯一的單內核支持VHDL和Verilog混合仿真的仿真器，采用直接優(yōu)化的便以技術、Tcl/Tk技術、和單一內核仿真技術，編譯仿真速度快，編譯的代碼與平臺無關，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件。
如果用戶是一位硬件開發(fā)人員，那么這款modelism就是你用來進行硬件模擬仿真的好助手，有需要的個人用戶趕緊下載使用吧。

modelism功能特色

· RTL和門級優(yōu)化，本地編譯結構，編譯仿真速度快，跨平臺跨版本仿真；
· 單內核VHDL和Verilog混合仿真；
· 源代碼模版和助手，項目管理；
· 集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、虛擬對象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調試功能；
· C和Tcl/Tk接口，C調試；
· 對SystemC的直接支持，和HDL任意混合；
· 支持SystemVerilog的設計功能；
· 對系統(tǒng)級描述語言的最全面支持，SystemVerilog，SystemC，PSL；
· ASIC Sign off。
· 可以單獨或同時進行行為（behavioral）、RTL級、和門級（gate-level）的代碼。

modelism特點

*采用直接編譯結構，編譯仿真速度最快
*單一內核無縫地進行VHDL和Verilog混合仿真
*與機器和版本無關，便于數(shù)據(jù)移植和庫維護
*與機器無關的編譯代碼編于保護和利用IP
*簡單易用和豐富的圖形用戶界面，快速全面調試
*Tcl/Tk用戶可定制仿真器
*完全支持VHDL/Verilog國際標準,完全支持Verilog 2001
*支持眾多的ASIC和FPGA廠家?guī)?br /> *集成的Performance analyzer幫助分析性能瓶頸，加速仿真
*靈活的執(zhí)行模式，Debug模式可以進行高效的調試，效率模式大幅度提高仿真速度
*加強的代碼覆蓋率功能Code coverage，能報告出statement 、branch、condition、  
* expression、toggle、fsm等多種覆蓋率情況，進一步提高了測試的完整性
*同一波形窗口可以顯示多組波形，并且能進行多種模式的波形比較（Wave Compare）
*先進的功能，可以方便地訪問VHDL或者VHDL和Verilog 混合設計中的下層模塊的信號，便于設計調
*支持加密IP
*集成的 C調試器，支持 用C 語言完成測試平臺和模塊
*支持64位的系統(tǒng)

modelism使用教程

1、單擊File，將鼠標移至New，選擇Project...，出現(xiàn)如圖所示的對話框。上邊的紅框填寫你要建立的工程名稱，比如我們要點亮一個led，就建立一個工程名為led的工程。下邊的紅框是指你要把工程建立在什么位置。其余的選項默認即可。點擊ok
2、接下來，點擊Create new File，在彈出的對話框中填寫文件名，比如led.v，add file as type，選擇verilog，點擊ok。因為我們要用Modelsim仿真，一般要有測試文件，再添加一個即可，和添加led.v步驟一樣。我起名為tb_led.v
3、分別雙擊文件名，進入編輯模式。編寫代碼。保存后，將鼠標放在其中一個文件，右鍵，compile->compile all。編譯通過后，會提示
# Compile of tb_led.v was successful.
# 2 compiles, 0 failed with no errors. 
就可以進行仿真了
4、點擊Simulate->start Simulation。記得把optimizationqian2的勾選去掉，點擊work前的加號，選擇測試文件，比如我寫的是tb_led.v。ok。出現(xiàn)wave，現(xiàn)在把波形加進去。在 tb_led文件右鍵 Add->To wave ->All items in design。開始運行仿真，點擊像一本書旁邊帶雙箭頭的圖標。再點擊放大鏡可以調節(jié)波形的時間軸的坐標